广东职业技术学院图书馆书目检索系统

Online Public Access Catalogue

题名/责任者:

基于Quartus Prime的数字系统Verilog HDL设计实例详解/徐宏伟，周润景，彭雪梅编著

版本说明:

4版

出版发行项:

北京:电子工业出版社,2024

ISBN及定价:

978-7-121-48908-2/CNY99.00

载体形态项:

10,464页:图;26cm

丛编项:

EDA应用技术

个人责任者:

徐宏伟 编著

个人责任者:

周润景 编著

个人责任者:

彭雪梅 编著

学科主题:

可编程序逻辑阵列-系统设计

学科主题:

VHDL语言-程序设计

中图法分类号:

TP332.102.1

中图法分类号:

TP312VH

中图法分类号:

TP312

版本附注:

2010年第1版

提要文摘附注:

本书以Altera公司全新推出的QuartusPrime18.1为设计平台，结合大量的实例来介绍基于VerilogHDL的FPGA/CPLD数字系统的设计方法。本书由浅入深地介绍了采用QuartusPrime18.1进行数字系统开发的设计流程、设计思想和设计技巧。书中实例丰富，既有简单的数字逻辑电路实例、数字系统设计实例，也有复杂的数字控制系统设计实例。

豆瓣简介：