机读格式显示(MARC)

• 000 01342nam0 2200277 450

• 001 0000317709

• 005 20231201135400.0

• 010 __ |a 978-7-03-066479-2 |d CNY89.00

• 100 __ |a 20220712d2022 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak z 000yy

• 106 __ |a r

• 200 1_ |a 高速串行收发器原理及芯片设计 |A gao su chuan xing shou fa qi yuan li ji xin pian she ji |e 基于JESD204B标准 |f 唐枋, 李世平, 陈卓著

• 210 __ |a 北京 |c 科学出版社 |d 2022

• 215 __ |a 170页 |c 图 |d 26cm

• 330 __ |a 本书首先研究JESD204B协议的基本内容，整理其关键技术，分析204B控制器的确定性延迟机制，探讨收发器PHY的系统结构和重要的参数设置；其次分别针对发送端和接收端，分析和描述JESD204B控制器的协议与数字电路设计实现；然后基于55mm1p7m_RF工艺，采用数模混合设计完成了JESD204B收发器PHY的电路设计实现，重点详述了发送机中的串行化器和终端检测、接收机的自适应连续时间均衡器、离散时间判决反馈均衡器以及解串器设计；最后介绍了基于混合信号的JESD204B收发器的系统仿真方案和关键仿真结果。

• 517 1_ |a 基于JESD204B标准 |A ji yu JESD204B biao zhun

• 606 0_ |a 可编程序逻辑阵列 |A ke bian cheng xu luo ji zhen lie |x 系统设计

• 690 __ |a TP332.102.1 |v 5

• 690 __ |a TP332.1 |v 4

• 701 _0 |a 唐枋, |A tang fang |f 1983- |4 著

• 701 _0 |a 李世平 |A li shi ping |4 著

• 701 _0 |a 陈卓 |A chen zhuo |4 著

• 801 _2 |a CN |b GDXH |c 20220801

• 905 __ |a GDPTC |d TP332.1/45