机读格式显示(MARC)

• 000 01440nam0 2200361 450

• 001 0000149213

• 005 20190713164000.0

• 010 __ |a 978-7-121-33421-4 |d CNY79.00

• 035 __ |a (A100000NLC)009512534

• 049 __ |a A100000NLC |b UCS01009003972 |c 009512534 |d NLC01

• 100 __ |a 20180316d2018 em y0chiy50 ea

• 101 0_ |a eng |g chi

• 102 __ |a CN |b 110000

• 105 __ |a a z 000yy

• 106 __ |a r

• 200 1_ |a 数字系统设计 |9 shu zi xi tong she ji |b 专著 |e Verilog ＆VHDL版 |d Digital system design with verilog and VHDL |f (美)Enoch O. Hwang著 |g 阎波，朱晓章，姚毅改编 |z eng

• 210 __ |a 北京 |c 电子工业出版社 |d 2018

• 215 __ |a 14,405页 |c 图 |d 26cm

• 300 __ |a 国外电子与通信教材系列

• 305 __ |a 据原书第2版改编

• 330 __ |a 本书介绍了微处理器全面的概念以及设计微处理器需要哪些基本的数字逻辑电路单元，讲述了如何构建基本组合/时序逻辑元件、如何利用已有元件组建数据口来最终搭建出一个完整的微处理器系统。

• 510 1_ |a Digital system design with verilog and VHDL |z eng

• 517 1_ |a Verilog ＆VHDL版 |9 Verilog ＆ VHDL ban

• 606 0_ |a 硬件描述语言 |9 ying jian miao shu yu yan |x 程序设计 |j 教材 |j 英文

• 610 0_ |a VHDL语言 |9 VHDL yu yan

• 690 __ |a TP312VH |v 5

• 690 __ |a TP312 |v 4

• 701 _0 |c (美) |a 黄 |9 huang |c (Hwang, Enoch O.) |4 著

• 702 _0 |a 阎波 |9 yan bo |f (1973-) |4 改编

• 702 _0 |a 朱晓章 |9 zhu xiao zhang |f (1984-) |4 改编

• 702 _0 |a 姚毅 |9 yao yi |f (1983-) |4 改编

• 801 _0 |a CN |b GDPTC |c 20190713

• 905 __ |a GDPTC |d TP312/321