机读格式显示(MARC)

• 000 01267nam0 2200289 450

• 001 0000140490

• 005 20190403185200.0

• 010 __ |a 978-7-121-33010-0 |d CNY69.00

• 049 __ |a A440000ZSL |b UCS01008998463 |c 008998463

• 100 __ |a 20180517d2018 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a k z 000yy

• 106 __ |a r

• 200 1_ |a Verilog HDL数字系统设计及仿真 |A Verilog Hdl Shu Zi Xi Tong She Ji Ji Fang Zhen |9 Verilog HDL shu zi xi tong she ji ji fang zhen |b 专著 |f 于斌，黄海编著

• 205 __ |a 2版

• 210 __ |a 北京 |c 电子工业出版社 |d 2018

• 215 __ |a 452页 |d 26cm

• 225 1_ |a 工程设计与分析系列 |A Gong Cheng She Ji Yu Fen Xi Xi Lie

• 330 __ |a 本书着重从设计角度入手，每章都力求让读者掌握一种设计方法，能够利用该章知识进行完整设计，从模块的角度逐步完成对Verilog HDL语法的学习，从而在整体上掌握Verilog HDL语法。并且每章都给出使用该章知识完成的实例，按照门级、数据流级、行为级、任务和函数、测试模块、可综合设计和完整实例的顺序向读者介绍Verilog HDL的语法和使用方式。

• 606 0_ |a 硬件描述语言 |A Ying Jian Miao Shu Yu Yan |x 程序设计

• 690 __ |a TP312VH |v 5

• 690 __ |a TP312 |v 4

• 701 _0 |a 于斌 |A Yu Bin |9 yu bin |4 编著

• 701 _0 |a 黄海 |A Huang Hai |9 huang hai |4 编著

• 801 _0 |a CN |b GDPTC |c 20190403

• 905 __ |a GDPTC |d TP312/264=2