机读格式显示(MARC)

• 000 01270nam2 2200313 450

• 000 0000156089

• 001 0000077400

• 010 __ |a 978-7-121-04091-7 |d CNY48.00

• 100 __ |a 20080306d em y0chiy0110 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a y z 000yy

• 106 __ |a r

• 200 1_ |a 基于Quartus Ⅱ的FPGA/CPLD数字系统设计实例 |A Ji Yu Quartus Ⅱ De FPGA/CPLD Shu Zi Xi Tong She Ji Shi Li |f 周润景，图雅，张丽敏编著 |F Zhou Run Jing， Tu Ya， Zhang Li Min Bian Zhu

• 210 __ |a 北京 |c 电子工业出版社 |d 2007

• 215 __ |a 10,451页 |d 26cm

• 225 2_ |a EDA应用技术

• 330 __ |a 本书介绍了使用Quartus Ⅱ7.0开发FPGA/CPLD数字系统的开发流程和设计方法，通过实例讲解，介绍了数字电路设计的原理图编辑、文本编辑和混合编辑的方法，并对大型数字系统设计实例进行了解析。本书还介绍了宏功能模块及IP核的使用方法，DSP Builder与Quartus Ⅱ结合的使用方法。

• 461 _0 |1 2001 |a EDA应用技术

• 606 0_ |a 可编程逻辑器件 |x 系统设计

• 690 __ |a TP332.1 |v 4

• 701 _0 |a 周润景 |A Zhou Run Jing |4 编著

• 701 _0 |a 图雅 |A Tu Ya |4 编著

• 701 _0 |a 张丽敏 |A Zhang Li Min |4 编著

• 801 _0 |a CN |b SFT |c 20080306

• 905 __ |a GDPTC |d TP332.1/8

• 908 __ |a 0000156089

• 995 __ |a SFT |f TP332.1/8

• 999 __ |t C |A zhh |a 20080306 15:28:24 |M zhh |m 20080306 15:28:45 |G zhh |g 20080306 15:29:05