机读格式显示(MARC)

• 000 01053nam0 2200241 450

• 001 0000391454

• 005 20231109185131.0

• 010 __ |a 978-7-5606-6787-4 |d CNY42.00

• 049 __ |a A450000GXG |b UCS01012060392 |c 90257886

• 100 __ |a 20230708d2023 em y0chiy0110 ea

• 101 0_ |a chi

• 102 __ |a CN |b 610000

• 105 __ |a a z 000yy

• 106 __ |a r

• 200 1_ |a Verilog HDL项目式教程 |9 Verilog HDL xiang mu shi jiao cheng |b 专著 |f 贺敬凯，田晓华编著

• 210 __ |a 西安 |c 西安电子科技大学出版社 |d 2023

• 215 __ |a 212页 |c 图 |d 26cm

• 300 __ |a 高职高专电子信息类系列教材

• 330 __ |a 本书分7个项目：项目1主要阐述了Verilog HDL标准，并对Verilog HDL完成的2大功能进行了综述；项目2介绍数据流建模；项目3介绍结构化建模，包括门级原语和层次建模；项目4介绍行为建模；项目5介绍有限状态机建模；项目6列举了一些实用的数字电路设计实例；项目7设计了一个简易CPU，该项目建议作为学生的毕业设计项目或者实训项目使用。

• 606 0_ |a VHDL语言 |x 程序设计 |x 高等职业教育 |j 教材

• 690 __ |a TP312VH |v 5

• 701 _0 |a 贺敬凯 |9 he jing kai |c (高工) |4 编著

• 701 _0 |a 田晓华 |9 tian xiao hua |4 编著