机读格式显示(MARC)
- 000 01749nam0 2200289 450
- 010 __ |a 978-7-121-39165-1 |d CNY199.00
- 100 __ |a 20200911d2020 em y0chiy50 ea
- 200 1_ |a Intel Quartus Prime数字系统设计权威指南 |9 Intel Quartus Prime shu zi xi tong she ji quan wei zhi nan |b 专著 |e 从数字逻辑、Verilog HDL到复杂数字系统的实现 |f 何宾，许中璞，韩琛晔编著
- 210 __ |a 北京 |c 电子工业出版社 |d 2020
- 215 __ |a 23,783页 |c 图 |d 26cm
- 225 1_ |a 英特尔FPGA中国创新中心系列丛书
- 225 1_ |a 教育部“产学合作－协同育人”项目系列丛书
- 330 __ |a 本书以Intel公司的Quartus Prime Standard 18.1集成开发环境作为复杂数字系统设计的平台，以基础的数字逻辑和数字电路知识为起点，以Intel公司的MAX 10系列可编程逻辑器件和Verilog HDL为载体，详细介绍了数字系统中基本逻辑单元的RTL描述方法。在此基础上，实现了复杂数字系统、处理器系统、片上嵌入式系统、视频图像采集和处理系统，以及数模混合系统。全书共12章，内容主要包括数字逻辑基础、数字逻辑电路、可编程逻辑器件原理、Quartus Prime Standard 集成开发环境的原理图设计流程、Quartus Prime集成开发环境的HDL设计流程、Verilog HDL规范、基本数字逻辑单元的Verilog HDL描述、复杂数字系统的设计和实现、处理器核的原理及设计与进阶、片上嵌入式系统的构建与实现、视频图像采集和处理系统的原理与实现，以及数模混合系统的设计。
- 517 1_ |a 从数字逻辑、Verilog HDL到复杂数字系统的实现 |9 cong shu zi luo ji、Verilog HDL dao fu za shu zi xi tong de shi xian
- 606 0_ |a 可编程序逻辑阵列 |x 系统设计
- 701 _0 |a 何宾 |9 he bin |f (1975-) |4 编著
- 701 _0 |a 许中璞 |9 xu zhong pu |4 编著
- 701 _0 |a 韩琛晔 |9 han chen ye |4 编著
- 801 _0 |a CN |b GDPTC |c 20210702
- 905 __ |a GDPTC |d TP332.1/34