机读格式显示(MARC)

• 000 01028nam0 2200277 450

• 001 0000198049

• 005 20210702151600.0

• 010 __ |a 978-7-121-38499-8 |d CNY59.00

• 100 __ |a 20200528d2020 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a a z 000yy

• 106 __ |a r

• 200 1_ |a 数字系统设计与Verilog HDL |9 shu zi xi tong she ji yu Verilog HDL |b 专著 |e Vivado版 |f 王金明，曹阳编著

• 210 __ |a 北京 |c 电子工业出版社 |d 2020

• 215 __ |a 10,354页 |c 图 |d 26cm

• 300 __ |a 普通高等教育EDA技术规划教材

• 330 __ |a 本书以Vivado、ModelSim软件为工具，系统阐述数字系统设计方法与设计思想，介绍Verilog工程开发的手段与技能。主要内容包括：EDA技术概述、FPGA/CPLD器件结构、Verilog硬件描述语言及设计案例等。

• 606 0_ |a 数字系统 |x 系统设计 |x 高等教育 |j 教材

• 606 0_ |a VHDL语言 |x 数字电路 |x 高等教育 |j 教材

• 690 __ |a TP271 |v 5

• 690 __ |a TN790.2 |v 5

• 701 _0 |a 王金明 |9 wang jin ming |c (计算机) |4 编著

• 701 _0 |a 曹阳 |9 cao yang |c (计算机) |4 编著

• 801 _0 |a CN |b GDPTC |c 20210702

• 905 __ |a GDPTC |d TP271/28