机读格式显示(MARC)

• 000 01155nam 2200349 450

• 000 0000118008

• 001 0000059606

• 010 __ |a 7-118-04609-4 |d CNY30.00 (含光盘)

• 010 __ |a 7-89993-501-6 |b 光盘

• 100 __ |a 20070420d ekmy0chiy0120 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a a a 000yy

• 106 __ |a r

• 200 1_ |a 从零开始XPLD的Verilog HDL编程技术 |A Cong Ling Kai Shi XPLD De Verilog HDL Bian Cheng Ji Shu |f 刘建清主编

• 210 __ |a 北京 |c 国防工业出版社 |d 2006

• 215 __ |a 254页 |c 图表 |d 26cm |e 1CD

• 225 2_ |a 从零开始学电子技术丛书

• 320 __ |a 有书目 (第254页)

• 330 __ |a 书定位于初学者从零起步轻松学会CPLD的系统设计技术。

• 410 _0 |1 2001 |a 从零开始学电子技术丛书

• 606 0_ |a 可编程序逻辑器件 |A Ke Bian Cheng Xu Luo Ji Qi Jian

• 606 0_ |a 硬件描述语言 |A Ying Jian Miao Shu Yu Yan |x 程序设计

• 610 0_ |a VHDL

• 690 __ |a TP332.1 |v 4

• 690 __ |a TP312 |v 4

• 701 _0 |a 刘建清 |A Liu Jian Qing |4 主编

• 801 _0 |a CN |b SFT |c 20070420

• 905 __ |a GDPTC |d TP332.1/3

• 908 __ |a 0000118008

• 995 __ |a SFT |f TP332.1/3

• 999 __ |t C |A ldy |a 20070420 10:58:21 |M ldy |m 20070420 10:58:35 |G ldy |g 20070420 10:58:52