机读格式显示(MARC)

• 000 00889nam0 2200265 450

• 001 0000384127

• 005 20240809163957.0

• 010 __ |a 978-7-302-66616-5 |d CNY79.80

• 100 __ |a 20240801d2024 em y0chiy0110 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a a z 000yy

• 106 __ |a r

• 200 1_ |a EDA技术与Verilog HDL |A EDA ji shu yu Verilog HDL |b 专著 |f 黄继业[等]编著

• 205 __ |a 4版

• 210 __ |a 北京 |c 清华大学出版社 |d 2024

• 215 __ |a 12,298页 |c 图 |d 26cm

• 304 __ |a 编著者还有：黄汐威、潘松、陈龙

• 330 __ |a 本书共十章，内容包括：概述、程序结构与数据类型、行为语句、FPGA仿真与硬件实现、运算符与结构描述语句、IP核的应用、Verilog HDL深入、状态机设计技术等。

• 606 0_ |a 电子电路 |x 计算机辅助设计 |x 应用软件

• 606 0_ |a VHDL语言 |x 程序设计

• 690 __ |a TN702.2 |v 5

• 690 __ |a TP312.8VH |v 5

• 701 _0 |a 黄继业 |A huang ji ye |4 编著

• 801 _2 |a CN |b 58marc.cn |c 20240824