机读格式显示(MARC)

• 000 01458nam0 2200325 450

• 001 0000369576

• 005 20240925160100.0

• 010 __ |a 978-7-121-43907-0 |d CNY119.00

• 100 __ |a 20220805d2022 em y0chiy50 ea

• 101 1_ |a chi |c eng

• 102 __ |a CN |b 110000

• 105 __ |a y z 000yy

• 106 __ |a r

• 200 1_ |a 数字设计 |b 专著 |e Verilog HDL、VHDL和SystemVerilog实现 |d Digital design |e with an introduction to the Verilog HDL, VHDL, and SystemVerilog |f (美)M. Morris Mano，(美)Michael D. Ciletti著 |g 尹廷辉，薛红，倪雪译 |z eng |A shu zi she ji

• 205 __ |a 6版

• 210 __ |a 北京 |c 电子工业出版社 |d 2022

• 215 __ |a 12,509页 |d 26cm

• 300 __ |a 国外电子与通信教材系列

• 305 __ |a 由Pearson Education(培生教育出版集团)授权出版 据原书第6版译出

• 330 __ |a 本书共10章，内容涉及数字逻辑基本理论，组合逻辑电路，时序逻辑电路，寄存器和计数器，存储器和可编程逻辑器件，寄存器传输级设计，半导体和CMOS集成电路，标准IC和FPGA实验，标准图形符号，Verilog HDL、VHDL、SystemVerilog与数字系统设计等。

• 510 1_ |a Digital design |e with an introduction to the Verilog HDL, VHDL, and SystemVerilog |z eng

• 606 0_ |a 数字电路 |A Shu Zi Dian Lu |x 电路设计 |j 教材

• 690 __ |a TN79 |v 5

• 701 _0 |c (美) |a 马诺 |c (Mano, M. Morris) |4 著 |A ma nuo

• 701 _0 |c (美) |a 奇莱蒂 |c (Ciletti, Michael D.) |4 著 |A qi lai di

• 702 _0 |a 尹廷辉 |4 译 |A yin ting hui

• 702 _0 |a 薛红 |4 译 |A xue hong

• 702 _0 |a 倪雪 |4 译 |A ni xue

• 801 _0 |a CN |b GDPTC |c 20240925

• 905 __ |a GDPTC |d TN79/152=6