机读格式显示(MARC)

• 000 01334nam 2200277 450

• 001 0000308786

• 005 20231130210900.0

• 010 __ |a 978-7-121-24496-4 |d CNY34.00

• 100 __ |a 20141228d2015 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a a z 000yy

• 106 __ |a r

• 200 1_ |a CPLD/FPGA技术应用项目教程 |A CPLD/FPGAji shu ying yong xiang mu jiao cheng |f 陈明芳, 樊秋月主编

• 210 __ |a 北京 |c 电子工业出版社 |d 2015

• 215 __ |a xvi, 246页 |c 图 |d 26cm

• 225 2_ |a 全国高等职业教育应用型人才培养规划教材 |A quan guo gao deng zhi ye jiao yu ying yong xing ren cai pei yang gui hua jiao cai

• 300 __ |a 国家骨干校建设项目成果

• 330 __ |a 本教材设置了3个完整的综合项目, 将EDA技术、可编程逻辑器件、verilog HDL 语言、Quartus II10.0版开发软件的使用、有限状态机、模块化和自顶向下的设计方法及仿真工具运用技巧等贯穿其中, 项目的选择由浅入深, 由简单到复杂, 由个体到综合。这三个综合项目分别为数字电子时钟、多功能交通灯设计项目和卡拉OK项目, 每个项目后都配有拓展题, 锻炼学生自主创新和设计的能力。

• 410 _0 |1 2001 |a 全国高等职业教育应用型人才培养规划教材

• 606 0_ |a 可编程序逻辑器件 |A ke bian cheng xu luo ji qi jian |x 高等职业教育 |j 教材

• 690 __ |a TP332.1 |v 5

• 701 _0 |a 陈明芳 |A chen ming fang |4 主编

• 701 _0 |a 樊秋月 |A fan qiu yue |4 主编

• 801 _0 |a CN |b 湖北三新 |c 20141228

• 905 __ |a GDPTC |d TP332.1/42