机读格式显示(MARC)

• 000 01165nam 2200361 450

• 000 0000145218

• 001 0000072337

• 010 __ |a 978-7-5084-4469-7 |d CNY28.00

• 100 __ |a 20071207d ekmy0chiy0120 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a a a 000yy

• 106 __ |a r

• 200 1_ |a Verilog HDL数字控制系统设计实例 |f 冼进主编 |g 戴仙金, 潘懿萱编著

• 210 __ |a 北京 |c 中国水利水电出版社 |d 2007

• 215 __ |a 251页 |c 图 |d 26cm

• 225 2_ |a 万水电子技术丛书

• 320 __ |a 有书目 (第251页)

• 330 __ |a 本书内容由十章组成, 第一章Verilog HDL的基础知识; 第二章基本逻辑电路设计实例; 第三章基于Verilog HDL的数字控制系统设计...

• 410 _0 |1 2001 |a 万水电子技术丛书

• 461 _0 |1 2001 |a 万水电子技术丛书

• 606 0_ |a 硬件描述语言 |x VHDL |x 程序设计 |x 高等学校 |j 教材

• 606 0_ |a 数字控制 |x 系统设计 |x 高等学校 |j 教材

• 690 __ |a TP312 |v 4

• 690 __ |a TP273 |v 4

• 701 _0 |a 冼进 |4 主编

• 702 _0 |a 戴仙金 |4 编著

• 702 _0 |a 潘懿萱 |4 编著

• 801 _0 |a CN |b SFT |c 20071207

• 905 __ |a GDPTC |d TP312/198

• 908 __ |a 0000145218

• 995 __ |a SFT |f TP312/198

• 999 __ |t C |A cqh |a 20071207 08:57:21 |M cqh |m 20071207 08:57:37 |G cqh |g 20071207 08:57:53