机读格式显示(MARC)

• 000 00828nam0 2200241 450

• 001 0000384267

• 005 20250422100438.0

• 010 __ |a 978-7-121-49690-5 |d CNY88.00

• 100 __ |a 20250409d2025 em y0chiy0110 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a a z 000yy

• 106 __ |a r

• 200 1_ |a 基于Vivado的FPGA时序约束实战 |A ji yu Vivado de FPGA shi xu yue shu shi zhan |b 专著 |f 韩彬，周建文编著

• 210 __ |a 北京 |c 电子工业出版社 |d 2025

• 215 __ |a 10,224页 |c 图 |d 26cm

• 225 1_ |a 电子系统EDA新技术丛书

• 330 __ |a 本书内容包括：Vivado时序分析综述、FPGA内部时序路径分析、主时钟约束、衍生时钟约束、输入信号接口约束、输出信号接口约束等。

• 606 0_ |a 可编程序逻辑阵列 |x 系统设计

• 690 __ |a TP332.1 |v 5

• 701 _0 |a 韩彬 |A han bin |4 编著

• 701 _0 |a 周建文 |A zhou jian wen |4 编著

• 801 _2 |a CN |b 58marc.cn |c 20250427