机读格式显示(MARC)

• 000 01451nam0 2200277 450

• 001 0000385889

• 005 20250422152659.0

• 010 __ |a 978-7-121-49475-8 |d CNY89.00

• 100 __ |a 20250409d2025 em y0chiy0110 ea

• 101 1_ |a chi |c eng

• 102 __ |a CN |b 110000

• 105 __ |a a z 000yy

• 106 __ |a r

• 200 1_ |a 人工智能硬件加速器设计 |A ren gong zhi neng ying jian jia su qi she ji |b 专著 |d Artificial intelligence hardware design challenges and solutions |f (美)Albert Chun Chen Liu，(美)Oscar Ming Kin Law著 |g 王立宁[等]译 |z eng

• 210 __ |a 北京 |c 电子工业出版社 |d 2025

• 215 __ |a 11,192页 |c 图 |d 26cm

• 225 1_ |a 经典译丛·人工智能与智能系统

• 305 __ |a 美国John Wiley & Sons, Inc.公司授权出版

• 330 __ |a 本书共9章，以人工智能硬件芯片组织架构的核心处理单位“卷积神经网络”在系统架构层面的算力性能提升为目标，在回顾了CPU、GPU和NPU等深度学习硬件处理器的基础上，重点介绍主流的人工智能处理器的各种架构优化技术，包括并行计算、流图理论、加速器设计、混合内存与存内计算、稀疏网络管理，以及三维封装处理技术，以业界公认的测试集与方法为依据，展现不同架构设计的处理器在功耗、性能及成本指标等方面不同程度的提升，深入探讨优化整体硬件的各种方法。

• 510 1_ |a Artificial intelligence hardware design challenges and solutions |z eng

• 606 0_ |a 人工智能 |x 加速器 |x 研究

• 690 __ |a TP18 |v 5

• 701 _0 |c (美) |a 刘峻诚 |A liu jun cheng |4 著

• 701 _0 |c (美) |a 罗明健 |A luo ming jian |4 著

• 702 _0 |a 王立宁 |A wang li ning |4 译

• 801 _2 |a CN |b 58marc.cn |c 20250427