机读格式显示(MARC)

• 000 01860nam 2200337 450

• 001 0000231743

• 005 20230719102100.0

• 010 __ |a 978-7-111-68022-2 |d CNY99.00

• 100 __ |a 20210727d2021 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak a 000yy

• 106 __ |a r

• 200 1_ |a 芯片设计 |A xin pian she ji |e CMOS模拟集成电路版图设计与验证 |e 基于Cadence IC 617 |f 陈铖颖, 范军, 尹飞飞编著

• 210 __ |a 北京 |c 机械工业出版社 |d 2021.7

• 215 __ |a 345页 |c 图 |d 24cm

• 225 2_ |a 半导体与集成电路关键技术丛书 |A ban dao ti yu ji cheng dian lu guan jian ji shu cong shu

• 225 2_ |a 微电子与集成电路先进技术丛书 |A wei dian zi yu ji cheng dian lu xian jin ji shu cong shu

• 320 __ |a 有书目 (第345页)

• 330 __ |a 本书主要依托Cadence IC 617版图设计工具与Mentor Calibre版图验证工具, 在介绍新型CMOS器件和版图基本原理的基础上, 结合版图设计实践, 采取循序渐进的方式, 讨论使用Cadence IC 617与Mentor Calibre进行CMOS模拟集成电路版图设计、验证的基础知识和方法, 内容涵盖了纳米级CMOS器件, CMOS模拟集成电路版图基础, Cadence IC 617与Mentor Calibre的基本概况、操作界面和使用方法, CMOS模拟集成电路从设计到导出数据进行流片的完整流程。同时分章节介绍了利用Cadence IC 617版图设计工具进行运算放大器、带隙基准源、低压差线性稳压器等基本模拟电路版图设计的基本方法。最后对Mentor Calibre在LVS验证中典型的错误案例进行了解析。

• 333 __ |a 在校高年级本科生、硕士生和博士生, 以及从事集成电路版图设计与验证的工程师

• 410 _0 |1 2001 |a 半导体与集成电路关键技术丛书

• 410 _0 |1 2001 |a 微电子与集成电路先进技术丛书

• 517 1_ |a CMOS模拟集成电路版图设计与验证 |A CMOSmo ni ji cheng dian lu ban tu she ji yu yan zheng

• 606 0_ |a 芯片 |A xin pian |x 设计

• 690 __ |a TN402 |v 5

• 701 _0 |a 陈铖颖 |A chen cheng ying |4 编著

• 701 _0 |a 范军 |A fan jun |4 编著

• 701 _0 |a 尹飞飞 |A yin fei fei |4 编著

• 801 _0 |a CN |b 湖北三新 |c 20210727

• 905 __ |a GDPTC |d TN402/24