机读格式显示(MARC)

• 000 02243nam0 2200361 450

• 001 0000231344

• 005 20230719093800.0

• 010 __ |a 978-7-03-067903-1 |b 精装 |d CNY106.00

• 100 __ |a 20210811d2021 em y0chiy50 ea

• 101 1_ |a chi |c eng

• 102 __ |a CN |b 110000

• 105 __ |a ak a 001yy

• 106 __ |a r

• 200 1_ |a 逻辑势 |A luo ji shi |e 高速CMOS电路设计 |f (美) Ivan Sutherland, Bob Sproull, David Harris |g 何安平, 高新岩译

• 210 __ |a 北京 |c 科学出版社 |d 2021.7

• 215 __ |a xviii, 235页 |c 图 |d 25cm

• 306 __ |a 由中国科技出版传媒股份有限公司 (科学出版社) 进行翻译, 并根据中国科技出版传媒股份有限公司 (科学出版社) 与爱思唯尔 (新加坡) 私人有限公司的协议约定出版 本书简体中文版由Elsevier (Singapore) Pte Ltd.授权中国科技出版传媒股份有限公司 (科学出版社) 在中国大陆地区 (不包括香港、澳门特别行政区以及台湾地区) 出版与发行

• 312 __ |a 英文题名原文取自封面

• 314 __ |a 责任者Sutherland规范汉译姓: 萨瑟兰; 责任者Sproull汉译姓编目员自译: 斯普劳尔; 责任者Harris规范汉译姓: 哈里斯

• 320 __ |a 有书目 (第225页) 和索引

• 330 __ |a 这是一本帮助读者设计高速电路的专业著作, 本书对快速分析和优化大规模电路提供了一种有效的设计思路。通过逻辑势技术的引入, 无论是新手设计者还是有经验的设计者, 都能获得设计高速电路的一般规律。逻辑势是一个多学科的交叉领域技术, 需要读者具有较高的数学基础和电路基础, 对于大多数高速电路设计者来说, 这显然是应该具备的能力。与传统的RC分析方法相比, 逻辑势方法提供了一种优化电路时值得考虑的全新思考角度, 事实上, 即使与最有经验的工程师设计出来的电路相比, 用逻辑势方法设计的电路也丝毫不落下风。逻辑势方法不但简单, 而且能成功地衔接电路结构设计和仿真分析, 这就是其合理性和价值。

• 333 __ |a 各高校电子工程、计算机专业本科与研究生, 初级、中高级集成电路设计师

• 500 10 |a Logical effort : designing fast CMOS circuits |A Logical effort : designing fast CMOS circuits |m Chinese

• 517 1_ |a 高速CMOS电路设计 |A gao su CMOSdian lu she ji

• 606 0_ |a CMOS电路 |A CMOSdian lu |x 电路设计

• 690 __ |a TN432.02 |v 5

• 701 _1 |a 萨瑟兰 |A sa se lan |g (Sutherland, Ivan) |4 著

• 701 _1 |a 斯普劳尔 |A si pu lao er |g (Sproull, Bob) |4 著

• 701 _1 |a 哈里斯 |A ha li si |g (Harris, David) |4 著

• 702 _0 |a 何安平 |A he an ping |4 译

• 702 _0 |a 高新岩 |A gao xin yan |4 译

• 801 _0 |a CN |b 湖北三新 |c 20210811

• 905 __ |a GDPTC |d TN432.02/6