机读格式显示(MARC)

• 000 01234nam 2200325 450

• 000 0000129549

• 001 0000064492

• 010 __ |a 7-118-04656-6 |d CNY48.00

• 100 __ |a 20070901d ekmy0chiy0120 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a a a 000yy

• 106 __ |a r

• 200 1_ |a 数字逻辑EDA设计与实践 |A Shu Zi Luo Ji EDA She Ji Yu Shi Jian |e MAX+plusⅡ与QuartusⅡ双剑合壁 |f 刘昌华编著

• 210 __ |a 北京 |c 国防工业出版社 |d 2006

• 215 __ |a 405页 |c 图表 |d 26cm

• 225 2_ |a 可编程逻辑器件快速进阶丛书

• 300 __ |a 其他题名：MAX+plusⅡ与QuartusⅡ双剑合壁

• 320 __ |a 有书目 (第404页)

• 330 __ |a 本书全面介绍了EDA技术，可编程逻辑器件CPLD／FPGA的基本概念和基本知识，MAX+plus II和Quartus 等EDA开发工具的使用方法和技巧，VHDL硬件描述语言等.

• 410 _0 |1 2001 |a 可编程逻辑器件快速进阶丛书

• 517 1_ |a MAX+plusⅡ与QuartusⅡ双剑合壁 |A MAX+plusⅡ Yu QuartusⅡ Shuang Jian He Bi

• 606 0_ |a 电子电路 |A Dian Zi Dian Lu |x 电路设计 |x 计算机辅助设计

• 690 __ |a TN702 |v 4

• 701 _0 |a 刘昌华 |A Liu Chang Hua |4 编著

• 801 _0 |a CN |b SFT |c 20070901

• 905 __ |a GDPTC |d TN702/22

• 908 __ |a 0000129549

• 995 __ |a SFT |f TN702/22

• 999 __ |t C |A zhh |a 20070901 08:58:37 |M zhh |m 20070901 08:58:52 |G zhh |g 20070901 08:59:13