机读格式显示(MARC)

• 000 01444nam0 2200349 450

• 001 0000387192

• 005 20251205163000.0

• 010 __ |a 978-7-121-48908-2 |d CNY99.00

• 049 __ |a O320113FHC |b UCS01012863770 |c 012863770

• 100 __ |a 20241031d2024 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a ak z 000yy

• 106 __ |a r

• 200 1_ |a 基于Quartus Prime的数字系统Verilog HDL设计实例详解 |9 ji yu Quartus Prime de shu zi xi tong Verilog HDL she ji shi li xiang jie |b 专著 |f 徐宏伟，周润景，彭雪梅编著

• 205 __ |a 4版

• 210 __ |a 北京 |c 电子工业出版社 |d 2024

• 215 __ |a 10,464页 |c 图 |d 26cm

• 225 1_ |a EDA应用技术 |9 Eda Ying Yong Ji Shu

• 305 __ |a 2010年第1版

• 330 __ |a 本书以Altera公司全新推出的QuartusPrime18.1为设计平台，结合大量的实例来介绍基于VerilogHDL的FPGA/CPLD数字系统的设计方法。本书由浅入深地介绍了采用QuartusPrime18.1进行数字系统开发的设计流程、设计思想和设计技巧。书中实例丰富，既有简单的数字逻辑电路实例、数字系统设计实例，也有复杂的数字控制系统设计实例。

• 606 0_ |a 可编程序逻辑阵列 |9 Ke Bian Cheng Xu Luo Ji Zhen Lie |x 系统设计

• 606 0_ |a VHDL语言 |9 Vhdl Yu Yan |x 程序设计

• 690 __ |a TP332.102.1 |v 5

• 690 __ |a TP312VH |v 5

• 690 __ |a TP312 |v 4

• 701 _0 |a 徐宏伟 |9 xu hong wei |4 编著

• 701 _0 |a 周润景 |9 zhou run jing |4 编著

• 701 _0 |a 彭雪梅 |9 peng xue mei |4 编著

• 801 _0 |a CN |b 江苏新华 |c 20240811

• 801 _2 |a CN |b O320113FHC |c 20241113

• 905 __ |a GDPTC |d TP312/316=4