机读格式显示(MARC)

• 000 01654nam0 2200325 450

• 001 0000382993

• 005 20260102191700.0

• 010 __ |a 978-7-115-61405-6 |d CNY79.80

• 049 __ |a O330106ZGC |b UCS01012167122 |c 012167122

• 100 __ |a 20231012d2023 em y0chiy50 ea

• 101 0_ |a chi

• 102 __ |a CN |b 110000

• 105 __ |a y z 000yy

• 106 __ |a r

• 200 1_ |a SystemVerilog数字集成电路功能验证 |A SystemVerilog shu zi ji cheng dian lu gong neng yan zheng |b 专著 |d Functional verification with SystemVerilog |f 王旭主编 |z eng

• 210 __ |a 北京 |c 人民邮电出版社 |d 2023

• 215 __ |a 10,316页 |d 26cm

• 300 __ |a 工业和信息化精品系列教材·电子信息类 人邮教育

• 330 __ |a 本书讲解了SystemVerilog语言和面向对象编程。讲述的语言内容主要包括数据类型、接口、面向对象编程、随机化、约束、进程同步、功能覆盖和DPI技术等。在介绍面向对象编程时，说明了类、对象、句柄和构造方法之间的相互关系，并重点讲解了继承、派生、多态、复制方法、静态属性、静态方法和单例类等关键技术，还使用SystemVerilog实现了UVM中的配置数据库、测试登记表、代理类和工厂机制（包括重写功能）；通过阅读简化UVM代码，读者可以理解UVM常用机制的底层实现原理，为接下来系统学习UVM验证方法学打下坚实的基础。

• 510 1_ |a Functional verification with SystemVerilog |z eng

• 606 0_ |a 数字集成电路 |A Shu Zi Ji Cheng Dian Lu |x 电路设计 |j 教材

• 606 0_ |a 硬件描述语言 |A Ying Jian Miao Shu Yu Yan |x 程序设计

• 610 0_ |a SystemVerilog语言 |A Systemverilog Yu Yan

• 690 __ |a TN431.202 |v 5

• 690 __ |a TP312 |v 5

• 701 _0 |a 王旭 |A wang xu |4 主编

• 801 _0 |a CN |b 浙江省新华书店集团馆藏图书有限公司 |c 20231012

• 801 _2 |a CN |b O330106ZGC |c 20231019

• 801 _2 |a CN |b OLCC |c 20231118

• 905 __ |a GDPTC |d TN431.202/5